Vélbúnaðarhönnun og útfærsla á hægri skiptingunni
Verilog HDL útfærslan inniheldur tvær útgáfur: 8-bita grunnútgáfu og 32-bita endurbætt útgáfa.
Grunnútgáfan notar tilviksyfirlýsingu til að innleiða fasta vaktstillingu.
Endurbætt útgáfan bætir við kraftmiklu skiptistýringartengi og sér um tölulegar hægriskiptingar í gegnum táknbitaframleiðslurás.
Samsett rökfræðihönnun útilokar þörfina fyrir vaktaskrár og endurstillir bitamynstrið beint í gegnum gagnaval.
Staðfesting á borði- notar Quartus II þróunarumhverfið, með hagnýtum bylgjuformum sem eru prófuð á Altera DE2 þróunartöflu.
Kerfissamþættingarþættir
Módelvélarhönnunin krefst framlengingar á kennslusetti til að styðja við vaktavinnu. Dæmigerð kennslukóðun felur í sér 4-bita valreit. Helstu atriði sem þarf að takast á við við kerfissamþættingu eru:
Tímastilling stýrimerkja með ALU aðgerðalotum
Ágreiningskerfi fyrir fána stöðuskrár
Gagnahjáveituhönnun í leiðbeiningarleiðslu. Í tölvukerfisarkitektúr birtist þessi hluti sem gagnsæ vélbúnaðareiginleika fyrir forritarann, með útfærsluupplýsingum meðhöndlaðar á örarkitektúrstigi.
